當前位置:首頁 > 專訪 > 劉巖軒
[導讀]Dynamic Duo 2.0已經獲得了來自NVIDIA、AMD和Arm的高度讚賞,他們在實踐中均獲得了大幅的硅前效率提升。張永專表示當前中國本土的很多芯片申通快遞香港門市也對Dynamic Duo 2.0非常感興趣,Cadence也會持續進行中國業務的開拓,助力中國半導體產業發展。

近日Cadence發佈了Dynamic Duo 2.0,其中包含Palladium Z2硬件仿真加速平台和Protium X2原型驗證系統。這一組合將容量提高了2倍,性能提升了1.5倍,並且採用了業內首創的模塊化編譯技術。100億門的SoC編譯在Palladium Z2 系統上10小時內即可完成,在Protium X2系統上也僅需不到24小時。針對當前先進SoC的硅前設計挑戰和應對之策,Cadence公司亞太區系統解決方案資深總監張永專在發佈會上進行了分享。


先進SoC設計挑戰:軟硬件耦合更緊密

未來系統和芯片的設計趨勢是複雜性提高、算力提升、軟硬件整合更緊密,但與此同時還要加快Design Cycle。據張永專分享,當前很多芯片設計的Design變大,採用多個IP的集成方式,這種設計的關鍵是實現從子系統到複合SoC的系統整合。而且現在的很多芯片為了更精準地實現特定應用加速,需要在芯片設計階段就有相應的軟件來與硬件結合,軟件已經成為了芯片設計的挑戰和整體成本的大頭。

如何應對這樣的設計挑戰?關鍵在於提高軟件的驗證效率,同時也要提高硬件仿真的速度,將硬件仿真與軟件原型驗證之間通道打通並提高效率,讓軟件跟硬件的協同仿真能夠在整體設計流程中更早完成。首先硬件仿真上,前面已經提到當前Design Size變大,IP和子系統數量更多,本身在硬件設計環節中這種設計的迭代也變得更多,所以設計者希望硬件仿真速度可以很快,這樣一天就可以實現幾次迭代:每次硬件設計調整後,可以快速debug芯片中的RTL Code,然後Compile(編譯)來檢驗最終修改的表現。當芯片的Design階段基本接近成熟時,軟件團隊就可以介入將芯片硬件平台進行軟件的原型驗證。 當然這時候硬件仿真到軟件原型驗證之間的無縫對接和效率就變的很關鍵,而Cadence因為兩個平台使用了很多相同的接口、內存和模塊化編譯器等,所以可以加速這一流程,避免重複工作的產生,也讓芯片設計商的硬件設計和軟件團隊之間的合作更緊密高效。


Dynamic Duo 2.0

全新的Dynamic Duo 2.0組合通過搭載全新的硬件計算平台實現了更快速仿真和原型驗證速度。Palladium中使用的是Cadence自己設計的新一代計算處理芯片,此芯片專門針對硬件仿真debug進行了設計,針對debug的多種不同信號設置了更多的觸發設計,當前的所有商用芯片都不具備這樣的特點,因此該定製芯片具備行業其他競爭對手所沒有的高效硬件仿真表現,也是Palladium Z2可以成為業界領先的關鍵所在。10億門數據在10個小時內就可以完成編譯,而如果設計者使用了Cadence創新的模塊化編譯功能的話,通過並行的方式還可以讓這個編譯的速度更快。

Protium X2中採用的是Xilinx的VU-19P,相比前代的UltraScale440在單顆容量和效能上都有提升,並且在接口上也實現了與Palladium Z2更好的兼容性。Cadence在這一平台上的創新價值點在於將FPGA的使用進行了簡化,據張永專分享,Protium X2的Compile是使用Palladium相同方式來實現的,採用了同樣的時鐘樹方法。所以在FPGA上的接線繞線問題對於沒有FPGA經驗的工程師而言也不再是一個問題——在Palladium Z2上Compile之後直接就可以在Protium X2上完成這個芯片了,完全不需要用户的介入再去進行手動佈線繞線。其實這也是Cadence一直很強調的一個理念,在其全流程的驗證解決方案大平台上,不同的任務用更適合的Computing Processor來做,但整體的流程在用户角度而言是“平趟”的體驗。Paul McLellan在之前的Breakfast Buffet博客中將這種做法稱為“Computational Logistics” (計算軟件物流式體驗)。

###

Dynamic Duo 2.0已經獲得了來自NVIDIA、AMD和Arm的高度讚賞,他們在實踐中均獲得了大幅的硅前效率提升。張永專表示當前中國本土的很多芯片申通快遞香港門市也對Dynamic Duo 2.0非常感興趣,Cadence也會持續進行中國業務的開拓,助力中國半導體產業發展。

本文部分參考鏈接:
Computational Logistics - Breakfast Bytes - Cadence Blogs - Cadence Community //community.cadence.com/cadence_blogs_8/b/breakfast-bytes/posts/complog

換一批

延伸閲讀

[劉巖軒] 應對先進SoC的設計挑戰,Dynamic Duo 2.0大幅提升硅前仿真和原型驗證效率

應對先進SoC的設計挑戰,Dynamic Duo 2.0大幅提升硅前仿真和原型驗證效率

近日Cadence發佈了Dynamic Duo 2.0,其中包含Palladium Z2硬件仿真加速平台和Protium X2原型驗證系統。這一組合將容量提高了2倍,性能提升了1.5倍,並且採用了業內首創的模塊化編譯技術。100億門的S...

關鍵字: cadence EDA 硬件仿真 原型驗證

[申通快遞香港門市文章] 西門子多項工具獲得台積電最新工藝認證

西門子多項工具獲得台積電最新工藝認證

西門子數字化工業軟件近日在台積電“2021 在線技術研討會”上宣佈,其 Calibre® nmPlatform 工具和 Analog FastSPICE™ 平台現已通過台積電的 N3 和 N4 先進工藝認證。 台積電基礎...

關鍵字: 西門子 台積電 EDA

[通信先鋒] EDA數字實現解決方案供應商芯行紀宣佈完成數億元Pre-A輪融資

EDA數字實現解決方案供應商芯行紀宣佈完成數億元Pre-A輪融資

2021年6月7日,EDA數字實現解決方案供應商芯行紀科技有限公司(以下簡稱“芯行紀”)宣佈完成數億元Pre-A輪融資,本輪融資由紅杉中國、高榕資本、松禾資本、雲暉資本聯合領投,真格基金參與投資。公司將在現有的具有世界級研發實力的團隊基...

關鍵字: 芯行紀 EDA

[申通快遞香港門市文章] 西門子宣佈收購Fractal Technologies,進一步擴展旗下IC驗證產品組合

· 該收購可提供籤核級質量 IP 的驗證技術,有助於客户提高芯片質量並縮短上市時間。 · Fractal 技術將整合至西門子的 Solido 產品系列,將西門子基於機器學習的 EDA 功能擴展至 IP 驗證領域。 西門子數字化工業軟件日前...

關鍵字: 西門子 集成電路IC設計 EDA

[國微集團] 高新企業黨組織黨建工作交流會

高新企業黨組織黨建工作交流會

2020年11月13日下午,中共深圳市直屬機關工作委員會一級巡視員胡錦帶隊,和深圳市科技創新委員會人事處黨支部一行蒞臨國微集團調研視察工作,並聯合開展主題黨日活動。 國微集團聯席總裁遊權攜公司管理層對胡錦書記一行表示熱烈歡...

關鍵字: 集成電路 EDA

劉巖軒

213 篇文章

關注

發佈文章

技術子站

關閉